ATTACH MENT

## 中華民國專利公報 [19] [12]

[11]公告編號: 432509

[44]中華民國 05月01日 90年 (2001)

發明

[51] Int.Cl <sup>06</sup>: H01L21/28

全 4 頁 審引証附件

稱: 一種設於一半導體晶片之閘極導電層 [54]名

[21]申請案號: [22]申請日期:中華民國 88年 (1999) 08月05日 088113359

[72]發明人:

呂曉玲

施學浩 游萃蓉

[71]申請人:

聯華電子股份有限公司

[74]代理人: 許鍾迪 先生

新竹縣竹東鎮北興路三段五一二號七樓

新竹市光復路二段三九三巷十三號二樓

台北縣中和市秀朗路三段七十巷五十五號三樓

新竹科學工業園區新竹市力行二路三號

1

[57]申請專利範圍:

1.一種設於一半導體晶片之閘極導電 層,該半導體晶片表面包含有一矽基 底,以及一閘氧化層設於該矽基底之 一預定區域之上,該閘極導電層包含 有:

一第一多晶矽(poly-silicon)層,設於該 閘氧化層之上方;

一第二多晶矽層,設於該第一多晶矽 層之上方:以及

一金屬矽化物層,設於該第二多晶矽 層之上方;

其中該第一多晶矽層之晶粒尺寸(grain size)較該第二多晶矽層之晶粒尺寸 110

- 2.如申請專利範圍第1項之閘極導電層, 其中該第二多晶矽層係由一非晶矽 (amorphous silicon)層所轉變生成的。
- 3.如申請專利範圍第2項之閘極導電層, 其中該第二多晶矽層係由該非晶矽層 經過熱處理後重新再結晶(re-grain)所轉

2

變生成的。

- 4.如申請專利範圍第2項之閘極導電層, 其中該第一多晶矽層與該非晶矽層均 以化學氣相沉積(CVD)製程製作而成。
- 5. 5.如申請專利範圍第2項之閘極導電層· 其中該非晶矽層的厚度係介於 500 ~ 1000 埃(angstrom, A)之間。
  - 6.如申請專利範圍第1項之閘極導電層· 其中該第一多晶矽層的厚度係介於 1000~1500埃之間。
  - 7.如申請專利範圍第1項之閘極導電層・ 其中該金屬矽化物層係為一鈦之金屬 矽化物(Ti-salicide)或鈷之金屬矽化物 (Co-salicide) •
- 15. 8.如申請專利範圍第1項之閘極導電層, 其中該金屬矽化物層之製作方法包含 下列步驟:

形成一金屬層於該第二多晶矽層表

20. 進行一快速熱製程(rapid thermal

10.

process, RTP),以使該金屬層與部分之 該第二多晶矽層起反應而形成該金屬 矽化物層;以及

去除未反應之該金屬層,以完成該金 屬矽化物層之製作。

## 圖式簡單說明:

第一圖為習知以多晶矽層製作之閘 極導電層的結構示意圖。


第二圖為習知以非晶矽層製作之閘


極導電層的結構示意圖。


第三圖為本發明之閘極導電層的結 構示意圖。

第四圖至第七圖為第三圖之閘極導 5. 電層製作方法的示意圖。

> 第八圖為本發明閘極導電層與習知 閘極導電層的片電阻與回火溫度的關係 圖。







₹.

